Podłoże układu scalonego to cienki, warstwowy nośnik wewnątrz obudowy chipa. Łączy krzemową matrycę z główną płytką PCB, rozsuwając małe płytki w kierunku kuli lutowej, kierując sygnały i zasilanie, dodając sztywność podczas przelewania i wspomagając rozprzestrzenianie ciepła. Ten artykuł zawiera informacje o typach podłoży, strukturze, materiałach, trasach, procesach, wykończeniach, zasadach projektowych oraz sprawdzeniu niezawodności.
Przegląd podłoża IC
Podłoże układu scalonego, zwane także podłożem pakietowym IC, to cienki, warstwowy nośnik wewnątrz obudowy układu. Znajduje się pomiędzy układem krzemowym a główną płytką drukowaną (PCB). Jej głównym zadaniem jest połączenie bardzo małych kontaktów matrycy z kulkami lutowniczymi rozmieszczonymi dalej od siebie, aby obudowa mogła się przymocować do płytki. Pomaga też utrzymać matrycę na miejscu, zapobiega zbytniemu wygięciu obudowy podczas nagrzewania i pozwala na szerszą drogę rozprzestrzeniania ciepła na resztę opakowania i do płyty.
Porównanie podłoża scalonego z PCB
| Cecha | Podłoże IC | Standardowa płytka PCB |
|---|---|---|
| Główne zadanie | Łączy krzemową płytę w obudowie z płytą przez styki pakietu | Łączy części i złącza na całej płytce drukowanej |
| Gęstość trasowania | Bardzo duża gęstość trasowania z bardzo cienkimi liniami i odstępami | Niższa gęstość trasowania przy szerszych liniach i odstępach niż podłoże |
| Vias | Mikrowia są powszechne dla krótkich, gęstych pionowych połączeń między warstwami | Mikrowia mogą być stosowane w płytkach HDI, ale wiele płytek używa większych vias |
| Typowe zastosowanie | Stosowany wewnątrz pakietów chipowych, takich jak BGA, CSP i flip-chip package | Używany jako główna płyta systemowa w produktach takich jak telefony, routery i komputery PC |
Przekierowanie sygnału przez podłoże układu scalonego
Wewnątrz obudowy podłoże zapewnia krótkie, kontrolowane ścieżki sygnałów i zasilania między rdzeniem a kulkami lutowniczymi.
• Pady matrycy łączą się z podłożem za pomocą drutu, wypustek (flip-chip) lub TAB.
• Wewnętrzne warstwy kierują sygnały na zewnątrz, zachowując równowagę celów impedancyjnych.
• Płaszczyzny zasilania i uziemienia rozprowadzają prąd i zmniejszają odbicia zasilania.
• Kulki lutownicze na spodzie łączą obudowę z główną płytką PCB.
Struktura rdzenia i podłoża nagromadzonego
• Rdzeń: kręgosłup strukturalny; grubszy dielektryk; wspiera sztywność mechaniczną i szersze trasowanie tam, gdzie są stosowane
• Warstwy nagromadzenia: cienki dielektryk + drobna miedź do gęstego wyprowadzania
• Mikrowije: krótkie pionowe połączenia między pobliskimi warstwami nagromadzenia
Typowe materiały podłoża IC i czynniki selekcji
| Rodzina materiałowa | Przykłady | Typowe zalety |
|---|---|---|
| Sztywny organiczny | Systemy epoksydowe ABF, BT | Wspiera precyzyjne trasowanie nagromadzenia, dobrze skaluje się do produkcji masowej oraz równoważy potrzeby elektryczne i mechaniczne |
| Flex organic | Poliimidowe | Pozwala na wygięcie trasowania, a jednocześnie pozostaje cienkie, co pomaga w układach wymagających elastycznych połączeń |
| Ceramika | Al₂O₃, AlN | Niska rozszerzalność cieplna dla lepszej stabilności wymiarowej i silnej odporności na ciepło w porównaniu z wieloma materiałami organicznymi |
Typy podłoża IC według stylu opakowania
| Typ podłoża | Najlepsze dopasowanie |
|---|---|
| Podłoże BGA | Obsługuje wysoką liczbę I/O i wysoką wydajność ogólnej obudowy |
| Podłoże CSP | Stworzony do cienkich obudowań o kompaktowym rozmiarze |
| Podłoże flip-chip | Umożliwia krótkie połączenia i bardzo gęste trasowanie między matrycą a podłożem |
| Podłoże MCM | Obsługuje wiele układów umieszczonych i połączonych w jednym pakiecie |
Metody łączenia układu z podłożem
• Metoda połączenia wpływa na układ padów, limity pitch oraz wymagania montażowe.
• Połączenie drutowe: cienkie druty łączą matki z palcami łączącymi podłoże.
• Flip-chip: małe wypukłości łączą matrycę bezpośrednio z klockami na podłożu, tworząc krótkie ścieżki elektryczne.
• TAB: klejenie taśmowe, które wykorzystuje cienką warstwę do przenoszenia i łączenia przewodów, często stosowane, gdy potrzebny jest format taśmy.
Procesy wytwarzania substratów układów scalonych w cienkiej linii
| Proces | Główna idea | Cel |
|---|---|---|
| Odejmowanie | Zaczyna się od warstwy miedzi i usuwa niechcianą miedź przez trawienie | Szeroko stosowany i dobrze rozumiany, z solidną powtarzalnością dla wielu warstw podłoża |
| Addytywny | Buduje miedź tylko tam, gdzie potrzebne są ścieżki i pady, stosując selektywne powlekanie | Pomaga tworzyć bardzo drobne cechy z lepszą kontrolą nad małymi kształtami |
| MSAP/mSAP | Używa cienkiej warstwy nasion, następnie płytki i lekko trawi w kontrolowany sposób | Wspiera mniejsze cele na linii i przestrzeni, zachowując przy tym dobrą kontrolę grubości |
Tworzenie mikrowii i jakość wykonania
Mikrowije łączą warstwy nagromadzenia w gęste stosy. Ponieważ są małe, ich geometria i jakość miedzi silnie wpływają na długoterminową ciągłość i stabilność oporu.
Wiercenie laserowe tworzy małe, płytkie przejścia między pobliskimi warstwami. Miedziane powłoki pokrywają ściany przejściowe, tworząc ciągłą przewodzącą ścieżkę. Wypełnienie via dopełnia konstrukcję, zmniejszając puste miejsca i podkładki podpierające, co pomaga, gdy via znajduje się pod podkładką.
Wykończenia powierzchni podłoża IC
| Zakończ | W czym to pomaga |
|---|---|
| ENIG | Zapewnia gładką, lutowalną powierzchnię i pomaga chronić miedź przed korozją. |
| ENEPIG | Wspiera więcej opcji łączenia i pomaga tworzyć mocne, niezawodne luty. |
| Warianty złote | Stosowane, gdy powierzchnia wymaga stabilnej wytrzymałości kontaktowej lub złotej warstwy odpowiedniej do określonych metod klejenia. |
Zasady projektowania podłoża wpływające na wydajność
Cele liniowe/przestrzenne
Zablokuj minimalną szerokość linii i odstępy na początku oraz utrzymuj cele zgodne z tym, co proces może powtarzać na wszystkich warstwach routingu.
Przez Strategię
Zdefiniuj pary warstw mikrowii i limity głębokości wcześnie. Ustal jasne zasady dotyczące przejścia na podkładce, wypełniania wezwań i stref wykluczania, które chronią precyzyjne trasy.
Stack-Up
Popraw liczbę warstw core i build-up wcześnie oraz przypisz role routingu na każdą warstwę, aby zmiany routingu nie wymuszały późniejszych dużych przeróbek stack-upów.
Budżet Warpage
Określ limity wykształcenia na etapach przelewu i montażu oraz utrzymuj kontrolę równowagi miedzi i symetrii warstw, aby podłoże pozostało w granicach.
Strategia testowa
Zaplanuj dostęp testowy dla kontroli ciągłości i zwarć. Zarezerwuj wystarczająco dużo miejsc i ścieżek tras, aby zasięg nie kurczył się wraz ze wzrostem gęstości.
Podsumowanie
Podłoża układów scalonych obsługują pakiety chipowe, zapewniając gęste trasowanie, zasilające i uziemienie oraz krótkie pionowe łącza przez mikrowię. Ich warstwy rdzeniowe i nabudujące zapewniają zdolność rozciągania i sztywność opakowania. Na wyniki wpływają dobór materiałów, drobne procesy, jakość wykonania microvia oraz wykończenia powierzchni. Wydajność zależy od celów online/kosmicznych, poprzez strategię, kumulację, kontrolę warpage i planowanie testów, wspierane przez AOI, testy elektryczne, przekroje poprzeczne i promieniowanie rentgenowskie.
Najczęściej zadawane pytania [FAQ]
Jaką szerokość linii i odstępy mogą osiągnąć podłoża IC?
Podłoża IC mogą wykorzystywać linię/przestrzeń poniżej 10 μm na warstwach nagromadzenia, a przy bardziej ciasnych celach w zaawansowanych procesach.
Jak grube jest podłoże IC?
Grubość zależy od stylu opakowania i liczby warstw, od poniżej 0,3 mm dla cienkiego CSP do ponad 1,0 mm dla wysokowarstwowego poziomu BGA.
Które właściwości elektryczne materiału mają największe znaczenie?
Stała dielektryczna (Dk), współczynnik rozpraszania (Df) oraz rezystancja izolacji. Stable Dk obsługuje kontrolę impedancji; Niskie Df zmniejsza straty sygnału.
Jakie są typowe tryby awarii podłoża układu scalonego?
Pęknięcia mikrowiologiczne, zmęczenie miedzi, delaminacja warstw oraz zmęczenie połączenia lutowniczego na styku kuli.
Jakie dodatkowe potrzeby projektowe są związane z sygnałami o dużej prędkości?
Bardziej precyzyjna kontrola impedancji, krótkie ścieżki powrotne, niższe przesłuchy i precyzyjne odstępy śladów przy solidnych płaszczyznach odniesienia.
Jak zmieniają się podłoża układów scalonych dla pakietów AI i HPC?
Większa liczba warstw, cieńsza linia/przestrzeń, lepsze dostarczanie mocy, większe rozmiary korpusów oraz lepsze wsparcie dla układów wielomatrycowych lub chipletowych.
